研究課題
基盤研究(A)
シリコンCMOS集積回路は、あらゆる情報処理機器のハードウエアの構成要素である。これを支えてきたのは、スケーリング則を指導原理として微細化し、高性能化、低消費電力化し、さらにチップ面積も低減させ低コスト化してきたことにある。再認識すべきは、チップ面積が低減による低コスト化と高性能化を実現してきたことである。することである。デジタル集積回路においては特に長距離配線委おいてはリピータ挿入による面積増大、RF/アナログ集積回路ではインダクタなどの受動素子を利用することから面積低減阻害が大きな課題になっている。本研究ではプロセス世代が進展した際にも、これまでとおりの面積削減と性能向上が両立し得る回路技術の提案、ならびに開発を行った。これらを180nm、90nm、65nm、45nmCMOS集積回路試作を通じて実証した。
すべて 2013 2012 2011 2010 2009 その他
すべて 雑誌論文 (7件) (うち査読あり 7件) 学会発表 (9件) 備考 (1件)
International Journal ofMicrowave Science and Technology
巻: Vol.2013, Article ID 584341 ページ: 1-11
IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS
巻: Vol.23, No.2 ページ: 96-98
IEICE Electronics Express
巻: Vol.9, No.21 ページ: 1624-1629
Japanese Journal ofApplied Physics
巻: Vol.51,04DE07 ページ: 1-5
電子情報通信学会学会誌
巻: Vol.94,No.5,2011 ページ: 427-432
Journal of Semiconductor Technology and Science
巻: Vol.10,No.3 ページ: 176-184
IEICEElectronics Express (ELEX)
巻: Vol.6, No.11 ページ: 703-720
http://masu-www.pi.titech.ac.jp/