|
これまでの2年間で、ソフトエラーによる一時故障、ならびにNBTIによる経年劣化現象にたいする回路技術の研究を実施してきた。ソフトエラーに関しては、エラーに強いフリップフロップの提案を行い、そのエラー耐性を実測により実証した。NBTIに関しては、再構成可能なLSIであるFPGAに焦点を絞り、その経年劣化による動作速度の劣化をシミュレーションにより予測し、その経年劣化を抑えるためにはどのような回路構造とすれば良いかについての検討を行った。ソフトエラーについては、既存のBISER型FFを元に、高いクロック周波数でのエラー耐性を大幅に改善したBistable Cross-coupled Dual-modular Redundancy (BCDMR)型FFを提案し、VLSI Circuit Symposiumにおいて発表を行った。発表前には特許の出願も行った。NBTIについては、プロセスばらつきとNBTI劣化の相関関係を元に、NBTI劣化による動作マージンを大幅に少なくできることをFPTにて発表した。また、発振器の発振周波数がRTNによりばらつくことを実測し、ISQEDにて発表を行った。
|
