研究課題
一時故障を低コストで補償する回路方式を目指し、3年間研究を推進してきた。今年度は、低コストな補償方式の総括として、下記2つの課題に取り組んだ。1。低電力かつ高信頼な冗長化フリップフロップ2。冗長化回路における複数ビット反転を検出するセンサ1.については、これまでに我々のグループが提案し、特許出願を行ったBCDMR (Bistable Cross-coupled Dual-Modular)フリップフロップ(FF)を、低電力型FFであるAdaptively-Coupled FFFにより実現した、BCDMR-ACFFを提案し、試作を行った。2.は、微細化プロセスにおける複数ビット反転への根本的対策である。微細化にともない、冗長化した複数の記憶素子の物理的な距離が近づいている。距離の接近により、複数の記憶素子が同時に反転する現象が観測されている。これは、冗長化した回路においては致命的な問題である。ここでは、冗長化した記憶素子の近傍に、基板電位の変動を検出するセンサを埋め込む方式を提案した。その結果、1ビット反転と基板電位変動との相関は低いが、複数ビット反転との相関は非常に高いことがわかった。1.と2.の技術を組み合わせることにより、一時故障を、低コストで補償する回路方式の実現のめどが立った。冗長化FFは、一般的に面積と消費電力が大きくコストが大きい。冗長化する限り、面積オーバヘッドを小さくするのは困難であるが、電力は最適化の余地がある。AC-FFは、FFの活性化率が低い場合に大きく電力が下がる。ASIC内のFFはそれほど活性化率が高くなく、電力削減の効果が大きい。また、微細化にともなう複数ビット反転を防ぐには、一般的な三重化ではなく、五重化などの方法も提案されている。しかし、それでは、微細化した恩恵を受けることができない。ここで提案したセンサは、NANDゲート数個分の面積で実現可能であり、基板電位変動が起きない場合には電力もほとんど消費しない。
すべて 2011 その他
すべて 雑誌論文 (2件) (うち査読あり 2件) 学会発表 (7件) 備考 (1件)
IEEE Trans. on Nuclear Science
巻: vol.58 ページ: 3053-3059
DOI:10.1109/TNS.2011.2169457
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
巻: vol.E94-A ページ: 2669-2675
DOI:10.1587/transfun.E94.A.2669
http://www-vlsi.es.kit.ac.jp/database/paper.php5
