研究課題
本研究の目的は、大規模論理回路に対して、フィールドテストにおける様々な制約を考慮した上で、システムの空き時間を利用した高品質なテスト手法を確立することにある。特に、劣化が原因となる故障について、高い故障検出能力を有するテスト手法を開発する。フィールドテストは、一回のテスト時間は製造テストの数分の１程度と短く、テストパターンやその期待値を保存する記憶容量も少なくなるなどの制約が存在する。一方で、テスト機会は製造直後の一度だけではなく、フィールドで何度もテストすることができるという利点がある。本研究では、与えられたテストパターン集合を分割して、フィールドテスト固有の複数回のテスト機会を通じて一つのテストを実施する「分割・巡回テスト手法」を開発してきた。本年度は、研究の最終年度に当たるため、研究の取り纏めとして、昨年までの研究を発展・進化させ、分割・巡回テストの考え方を産業界で開発された高信頼ＡＳＩＣに適用し、フィールドテストにおけるテスト時間等のテスト制約の評価を行った。その結果、700万ゲートを超える大規模な産業用実回路に対しても、フィールドテストを想定した組み込み自己テストを利用により、テスト時間、テストに必要なメモリ量、故障検出率などの観点から要求スペックを達成することを確認し、実用性を確認・検証できた。これらの結果を取りまとめ、ＬＳＩテストに関する世界最高権威の国際会議に投稿し、採録され発表した。
24年度が最終年度であるため、記入しない。
すべて 2013 2012 その他
すべて 雑誌論文 (4件) (うち査読あり 4件) 学会発表 (11件) (うち招待講演 2件) 図書 (1件)
Proc. IEEE Int.Test Conference
巻: 15 ページ: 2
doi:10.1109/TEST.2012.6401581
Proc. IEEE Asian Test Symp
ページ: 272-277
doi:10.1109/ATS.2012.50
ページ: 173-178
doi:10.1109/ATS.2012.27
IEEE Trans. on VLSI Systems
巻: Vol. 20, No. 11 ページ: 1951-1959
DOI:10.1109/TVLSI.2011.2165304
