|
本研究は、今後日本の中核となる産業・民生電子機器の小型化・多様化を展開するため、研究代表者が考案した、全く新しい構造(金属/トンネル層/電子捕獲層/SiC/Si型構造)と動作原理からなる、現行の3端子メモリより高密度化が可能な2端子抵抗変化型不揮発性メモリについて、集積化メモリLSIを実用化するための基盤技術を確立することを目的としている。今年度は、本メモリの製造プロセスを現行LSIの1000℃以下の製造プロセス温度に整合させるための検討を進め、研究代表者が開発した環境軽負荷型のスパッタエピタキシー法を適応する研究を行った。その結果SiCを本スパッタエピタキシー法を用いて800℃で成膜してAr中アニールし、その後1000℃で酸化することで、on/off比が上昇し、エンデュランス特性も向上することが分かった。これはSiCの結晶性がアニールによって向上することが起因するとして解釈できた。さらに、SiO_2層をスパッタで形成したのち1000℃で1段酸化することで、on/off比3程度の良好なエンデュランス特性を取得し、低温化技術として本スパッタエピタキシー法が適用できる基礎技術を提示できた。また、電子捕獲層を浮遊金属電極に変えたメモリ構成を考案し、10000回程度のエンデュランス特性を得て、メモリ動作を実証した。以上、プロセスの低温化方向性について検討し、また、浮遊金属電極を用いた改良型のメモリを提案し、その動作を実証した。これにより本メモリの動作機構に関する理解が深まり、設計・製造基盤技術の進展が期待される。
|
