|
大きなゲート電圧を印加可能なAlGaN/GaN MOSHFETにおいて、Al_2O_3ゲート絶縁膜形成前のプロセスであるオーミック合金処理時の残留酸素によるAlGaN表面酸化、あるいは窒素空孔生成がAl_2O_3/AlGaN界面準位密度の増大、ドレイン電流-ゲート電圧特性におけるドレイン電流のヒステリシスの原因となっているとの予測のもと、その対策としてAl_2O_3ゲート絶縁膜形成をオーミック合金処理前に行うgate firstプロセスを考案し、素子作製により、Al_2O_3/AlGaN界面準位密度の低減と、MOSHFETのドレイン電流-ゲート電圧特性におけるドレイン電流の上詰まりを改善した。
前年度界面準位密度低減法としてその有効性を確認した(MH_4)_2S処理について、その原因を解明すべく結晶表面のX線光電子分光を実施し、(MH_4)_2S処理資料における酸素ピークの低減を確認し、界面準位密度低減が、(NH_4)_2S処理による酸化膜除去によることを明らかにした。
またノーマリオフ化に有効なp-InGaN cap層構造において、ゲートリーク電流が大きい原因がAlGaN上InGaN capのV字型表面欠陥にあることを解明済みであったが、対策としてp-InGaNとAlGaNとの間に1nmという薄層GaNを挿入する方法を考案し、本構造におけるTEM観察により表面欠陥の抑制を確認した。さらに本結晶を用いてp-InGaN/GaN/AlGaN/GaN HFETを作製し、p-InGaN/GaNのない場合に較べて1.4Vのしきい値電圧シフトとノーマリオフ動作を確認するとともに、ゲートリーク電流の低減を実現した。
|
