研究概要 |
FPGA(Field Programmable Gate Array)とは,ユーザの設計した論理回路データをダウンロードすることにより,内部回路を定義・変更することができる集積回路である.FPGAには,LUT(ルックアップテーブル),フリップフロップ,ブロックメモリ,乗算器,などの組込み回路が大量(数千~数十万程度)に分散配置されており,それらの初期データとプログラマブル配線を設定することにより,任意の論理回路を埋め込むことができる.本研究の目的は,このFPGAのアーキテクチャをさまざまなレベルで抽象化したFPGAモデルを提案し,そのモデル上でさまざまな問題を解く効率よいハードウェアアルゴリズムを設計することである.FPGAには、信号処理用の組込みブロック(DSPブロック)が組込まれている.FPGAに様々なハードウェアアルゴリズムを実装して行く過程において,このDSPブロックを効率良く用いることが、高性能化の鍵となることがわかった.そこで今年度は,DSPブロックを対象としたモデル化について検討を行い、RSA暗号化・復号化のハードウェアアルゴリズムやコラッツの問題の計算を行うアルゴリズムの実装をFPGAに行った.これらのアルゴリズムは、DSPを効率良く用いており、高い動作周波数を持っている.モデル上の理論的な性能評価と実装した結果の性能を比較し,モデル化が妥当であることが分かった.
|