| 研究概要 |
FPGA(Field Programmable Gate Array)とは,ユーザの設計した論理回路データをダウンロードすることにより,内部回路を定義・変更することができる集積回路である.FPGAには,LUT(ルックアップテーブル),フリップフロップ,ブロックRAM,乗算器,などの組込み回路が大量(数千～数十万程度)に分散配置されており,それらの初期データとプログラマブル配線を設定することにより,任意の論理回路を埋め込むことができる.本研究の目的は,このFPGAのアーキテクチャをさまざまなレベルで抽象化したFPGAモデルを提案し,そのモデル上でさまざまな問題を解く効率よいハードウェアアルゴリズムを設計することである.FPGAには、ブロックRAMが組込まれている.FPGAに様々なハードウェアアルゴリズムを実装して行く過程において,このブロックRAMを効率良く用いることが、高性能化の鍵となる。しかし、FPGAに搭載されているブロックRAMは、非同期読み出しをサポートしておらず、読み出しにクロック動作が必要である。一方非同期読み出しが可能であれば、入力したアドレスに対するデータを直ちに読み出すことが可能なので、回路設計は容易になる。そこで、回路設計は非同期読み出しを前提に行い、その回路を、等価性を保持したまま、自動的に同期読み出しに変換する手法を提案した。
|
