|
研究初年度として、まずは計算環境の構築を行っている。帯行列アルゴリズムは帯半幅程度の小さなブロックに対する処理を繰り返して行う。コプロセッサを使用してブロックに対する処理を高速化するには、比較的大きめな帯半幅を前提にする必要がある。結果として、帯行列の行列サイズ(次元)が大きくなり、対象となる行列を格納するためにホストとなるコンピュータでは大容量のメモリが必要になる。大容量データを扱うためには64ビット版オペレーティングシステムが必要となるが、コプロセッサのボードは32ビット版のオペレーティングシステムしかサポートしていないという問題が明らかになった。現在、オペレーティングシステムの変更も考慮のうえ、計算環境の構築中であり、本題のアルゴリズム移植には未着手の状態である。
加えて科学研究費の応募段階で想定していたコプロセッサボードの業者:ClearSpeed社が撤退しつつあるため、64ビット版のドライバの公表可能性がなくなったり、サポートが打ち切られる可能性が大きくなった。そのため、ClearSpeed社のボードに代えて、昨年あたりから大流行しているGPUコンピューティングに対応させるべく計画変更を図りつつある。GPUコンピューティングにおいても問題となるのは、ホストのメモリとコプロセッサのメモリ間のデータ転送であり、メモリ間の転送スピードと行列積の処理スピードを考慮したうえでアルゴリズムの実現方式を探る必要があり、基礎的データの取得を計画中である。
|
