| 研究概要 |
本研究の2つの目的:
・我々が開発した高速省電力型ハードウェア暗号方式RAC(random addressing cryptography)の暗号強度を補完するデータ秘匿方式の開発.
・これらの2つの暗号方式を合わせた二重化バードウェア暗号組込み型VLSIプロセッサストリームサイファーエンジンの設計と0.18μmCMOSチップへの実装.
に向けて,平成22年度は以下を実施した.
(1)アーキテクチャレベルの調整:
a.チップサイズの倍増に伴うクロックスピード,消費電力,処理能力の劣化の洗い出し
b.チップサイズの増加に伴う上記の課題を克服するために,平成21年度の通常型パイプライン構造の部分的なウェーブ化,即ちヘテロパイプライン構造の修正.
(2)ストリームサイファーエンジンの実用化に不可欠なチップサイズの増加に伴う遅延時間と電力の増加の解決に有用なウェーブ化手法の確立:
a.ラフチューニングで論理段数とファンアウト間のバランスをとる.
b.ファインチューニングでクロックツリーの調整とゲートサイジングを行う.
(3)上記の知見を2.5mm×5.0mmチップで実証.
(4)チップ評価測定では,現有のチップ評価ボードで測定回路を準備した.評価自体は平成21年度に確立した手順を踏襲した.
|
