研究課題
基盤研究(C)
本研究は、RAC (random addressing cryptography)とデータ秘匿を合わせた二重化ハードウェア暗号方式を開発し、VLSIプロセッサに組込み、0.18μm CMOSの5.0mm×7.5mmチップへ実装した。プロセッサ全体のクロックスピードと消費電力は200MHz、275mWである。Cipher pipeあたりのハードウェアコストは0.1mm角の270セルで、スループットは0.19GOPS/cipher pipeである。
すべて 2012 2011 2010 2009 その他
すべて 雑誌論文 (17件) (うち査読あり 17件) 学会発表 (34件) 備考 (1件)
Proc. of ECTI-CON
巻: (In press)
Proc. of SASIMI
ページ: 121-126
Proc. of ISPACS 2011
巻: 225.1-225.4
Proc. of CCCT 2011
巻: Vol. II ページ: 104-108
Proc. of ECTI-CON 2011
ページ: 125-128
Proc. of APSIPA ASC 2010
ページ: 70
Proc. of ISCIT 2010
ページ: 821-826
Proc. of ICIS 2010
ページ: 57-62
Proc. of CCCT 2010
巻: Vol. II ページ: 164-168
ECTI-CIT Trans
巻: Vol. 4, No. 1 ページ: 1-7
ECTI-EEC Trans
巻: Vol. 8, No. 1 ページ: 53-58
Proc. of ASP-DAC
ページ: 375-376
Proc. of APSIPA ASC 2009
ページ: 583-588
Proc. of ISCIT 2009
ページ: 343-347
Proc. of WMSCI 2009
巻: Vol. III ページ: 86-91
Proc. of GLSVLSI'09
ページ: 381-384
Proc. of ECTI-CON 2009
ページ: 607-610
http://www.st.hirosaki-u.ac.jp/~shorigaku/index.html
