研究課題
基盤研究(C)
本研究は、マルチコアプロセッサの並列性を活用して逐次コードの高速化を図るものである。このため、実行時間の多くを占めるループに着目し、ループ内の実行経路が1-2本のパスに偏る事実を確認して、2パスに限定した投機的マルチスレッド実行モデルを確立した。さらに、最頻2パスが実行時に変動することを明らかにし、この変動に追随して投機スレッドを切替えることによりさらなる高性能化の可能性があることを明らかにし、実験的な見積りにより最大1.8倍の性能向上が達成可能であることを示した。
すべて 2012 2011 2010 2009 2008 その他
すべて 雑誌論文 (13件) (うち査読あり 13件) 学会発表 (45件) 図書 (1件) 備考 (1件)
23rd IASTED International Conference on Parallel and Distributed Computing and Systems(PDCS 2011)
ページ: 173-180
ページ: 181-189
23rd IASTED International Conference on Parallel and Distrib uted Computing and Systems(PDCS 2011)
ページ: 252-261
10th IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN 2011)
ページ: 107-114
25th IEEE International Conference on Advanced Information Networking and Applications Workshops (WAINA 2011)
ページ: 727-732
1st International Conference on Networking and Computing (ICNC'10)
ページ: 78-87
16th International Conference on Parallel and Distributed Systems (ICPADS)
ページ: 91-98
システム制御情報学会論文誌
巻: Vol.22, No.6 ページ: 209-219
IPSJ Transactions on Advanced Computing Systems
巻: Vol.2, No.3 ページ: 58-70
巻: Vol.22, No.11 ページ: 371-384
10th International Conference on Parallel and Distributed Computing, Applications and Technologies (PDCAT 2009)
ページ: 116-123
10th International Symposium on Pervasive SystemsAlgorithms and Networks (I-SPAN 2009)
ページ: 104-109
IAENG International Journal of Computer Science, Volume
巻: Volume 36, Issue 4 ページ: 275-283
http://aquila.is.utsunomiya-u.ac.jp/