| 研究概要 |
(1)SATソルバを用いた論理診断手法の改良
前年度までに考案・実現したSATソルバを用いた論理診断手法に関して,処理時間短縮を主たる目的として,部分回路に対する診断を繰り返すことで,診断対象回路全体の修正を実現する手法を考案・実現した。ゲート数3,513～21,061の4種類のベンチマーク回路に対して,それぞれ4,6,8,10箇所の素子機能誤りを無作為に挿入した回路を各50ずつ,合計4×4×5=80例について実験を行った。その結果,従来手法では80例中10例に対してしか修正解が得られなかったが,改良した提案手法では,54例について修正解を求めることが可能となり,新たに従来法では対応不可能であった44例の回路について修正解を求める事が可能となった。従来手法,提案手法ともに修正解を求めることが可能となった回路例についても,処理時間を1/2～1/8程度に短縮する効果を確認した。
(2)提案手法の評価と研究成果発表
開発した実験システムを用いた設計実験,ならびに実態調査によって得られた実際の設計誤りや設計変更に関する記録をもとに,種々の回路に対する設計誤りの自動診断・修正能力を評価した。その結果,SATソルバを用いることで,従来のBDDによる手法では扱えなかった2万ゲート規模の回路に対する論理診断が行えることを確認した。通常,実際に設計された順序回路から抽出した組合せ回路の規模は,概ね数千ゲート程度であり,実用に耐えうることを確認した。
|
