| 研究概要 |
本研究は,チップ内に1または複数のプロセッサコアと動的再構成可能ハードウェアを搭載するプロセッサの構成方式に関して,設計自動化技術や並列処理技術との親和性と,アプリケーションおよびオペレーティングシステムの実装に着目しながら評価,検討し,低消費電力かっ高性能な構成方式を明確にすることを目的としており,本年度は以下の研究を実施した.
1. 動的再構成可能ハードウェアの種々の構成方式を既存技術の調査も含めて検討するとともに,各種の構成手法を定量的に比較評価する手法を検討した.具体的には,既存の再構成可能ハードウェアおよび動的再構成可能ハードウェアとプロセッサを有するデバイスを対象にいくつかのアプリケーションを実装し,ソフトウェア実装との比較を行うことで再構成可能ハードウェアの有用性とその設計ツールの役割の重要性を明確にした.
2. 再構成可能ハードウェアに構成される専用回路による処理と,汎用プロセッサコアでのソフトウェア処理との連携方式,および動的な再構成を制御する方式に関して,その手法を定量的に評価するためのプロセッサシミュレータの開発およびプロセッサの柔軟な制御方式の検討を行った.再構成可能ハードウェアをソフトウェアでシミュレーションする機構の基本設計とプロセッサシミュレーションの効率化の実現を図った.
3. 動的再構成可能ハードウェアの機能を定める構成情報の生成に関して,設計記述言語からの自動合成を目指し,既存のハードウェア設計自動化技術の調査も含め,その手法を検討した.具体的には,論理合成処理の並列化により大規模論理を効率良く合成する手法を実現した.また,グラフィックスプロセッサ向けの記述言語をハードウェア設計に用いる手法を提案し,その有用性を明らかにした.
|
