| 研究概要 |
本研究は,チップ内に1または複数のプロセッサコアと動的再構成可能ハードウェアを搭載するプロセッサの構成方式に関して,設計自動化技術や並列処理技術との親和性と,アプリケーションおよびオペレーティングシステムの実装に着目しながら評価,検討し,低消費電力かつ高性能な構成方式を明確にすることを目的としており,本年度は以下の研究を実施した.
1.既存の再構成可能ハードウェアおよび動的再構成可能ハードウェアとプロセッサを有するデバイスを対象にいくつかのアプリケーションを実装し,ソフトウェア実装との比較を行うことによって得られた再構成可能ハードウェアの有効性の定量的な評価結果を踏まえ,動的なデータ構造やOS機能の実装と設計自動化技術との親和性を考慮した動的再構成可能ハードウェアの構成方式の検討を行った.また,動的再構成可能ハードウェアの種々の構成方式を定量的に比較評価する手法の検討を行った.
2.再構成可能ハードウェアに構成される専用回路による処理と汎用プロセッサコアでのソフトウェア処理との連携方式,および動的な再構成を制御する方式に関して,定量的な性能評価のベースとなるプロセッサシミュレータの効率化を図った.また,再構成可能ハードウェアの比較評価と合わせて,プロセッサコアと動的再構成可能ハードウェアとの連携による処理をソフトウェアでシミュレーションし比較評価する手法の開発に取り組んだ.
3.動的再構成可能ハードウェアの機能を定める構成情報,すなわち動的に生成される回路に相当する情報を,設計記述言語による記述から自動合成することを目指し,2.のシミュレーション目的と合わせて,そのために相応しい記述言語について検討を行った.動的再構成可能ハードウェアでの機能および処理をプログラミング言語を用いて記述する方式について検討し,各種動的再構成手法への対応へ必要な記述手法や機能を明確にした.
|
