| 研究概要 |
VLSIが低電圧化・高速化・微細化するにつれ,各種のノイズや製造ばらつきによる誤動作が問題となっている.特に微細化されたVLSIではソフトエラーによる誤動作への対策は,高信頼性VLSIを実現するための重要な課題となっている.一般には,これらの発生予測や完全排除は困難であり,回路設計レベルでの対策が有効であると考えられる.そのために,既存回路と互換性・整合性の取れるノイズ耐性・ばらつき耐性のある回路構造を実現し,また従来設計の回路との混在を可能にすることを目指す.更に現行の設計手法で実現可能であることなど,広い適用性と低コストでの実現を目指す.これらの研究目標に対して,今年度は以下の成果を得ることができた.
ノイズパルスをブロックできるエッジトリガーフリップフロップの設計とその応用: 本研究では,付加クロック信号や回路の冗長化なしにクロック信号の立上りエッジと立下りエッジの両方を活用したデュアルエッジトリガフリップフロップを提案している.今年度は昨年度提案したフリップフロップ回路の回路サイズ,消費電力,動作速度の改善を目的にして新たに回と設計を行った。その結果,回路サイズを53%に,消費電力を93%に,動作速度を144%に向上させることができた.
このフリップフロップの適用例として遅延検知と信号遅延訂正への応用を検討した.提案のフリップフロップは,立上りと立下りの両エッジのデータ値が異なるときに警告信号を出力する.この機能を拡張することで,データ信号の遅延の増加・減少を検知し,またフリップフロップの出力値を強制的に反戦することで,遅延信号の訂正が行える.
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
本研究課題の主目的は,データ信号線に発生するノイズの影響を受けないフリップフロップを開発することである.昨年度はこれを実現するエッジトリガタイプのフリッププロップを開発し,また特許出願も行った.さらにこの結果から得た知見を信号遅延の検知と訂正に応用できる可能性が判明し,本研究課題の申請時に予想しえ得なかった新たな有効性を確認できた.
|
