| 研究概要 |
初年度は,評価に用いる実験用のインバータの製作とゲート信号生成回路の開発を並行して進めた。
定格600V,30AのパワーMOSFETを用いて,定格容量5kVA程度の実験用インバータを制作した。SiCデバイスを適用した場合と同等の高速スイッチングを実現するために,ゲートドライブ回路の検討も行った。
一方,開発する新しいゲート信号生成回路を実装するFPGAの開発環境をまず構築した。また,制御回路用として35万ゲートのFPGAを実装したFPGAボードを使用している。これを用いて,まず従来のPWMジェネレータ,デッドタイム挿入,従来のフィードバック形ひずみ補償回路をFPGAに実装し,FPGA開発のテストを行うとともに,新しいシステムとの比較の対象とする。さらに,PWMジェネレータ,デッドタイム挿入,提案するフィードバック形ひずみ補償を融合したゲート信号生成回路の開発を行った。従来のフィードバック形ひずみ補償回路では,一つのスイッチング時に発生した誤差電圧を次のスイッチングを遅延させることで補償していたため,結果として出力電圧の制限が起こっていた。新しいゲート信号生成回路では,この電圧制限を軽減できることを実証している。
|
