| 研究概要 |
動的に内部ハードウェア回路を再構成可能な、動的再構成可能プロセッサ(Dynamic Reconfigurable Processor, DRP)と呼ばれるデバイス群の開発が進んでいる。これらのデバイスは、デバイス内部に複数の構成情報を保持し、それらを高速に切り換えることができ、複数の処理要素それぞれにこれらの構成情報を対応させることにより、面積コストと電力コストの双方が削減できると期待されている。これにより、演算回路規模が大きくともチップのゲート数を節減し、かつ消費電力を下げながら、FPGAと同様またはそれ以上の処理性能を実現することが期待されている。
本研究では、電力変換器用制御コントローラに、動的再構成可能プロセッサを適用することによって、変換器全体としての、小型化、高効率化、高性能化の実現性を検討し、実システムとしての有効性を示すことを目的として、研究を進めた。その結果変換器コントローラ自体にフレキシブルな機能を持たせたままでの1チップ化の可能性を示し、将来の電力変換器コントローラの有り方を示すことができた。
具体的には、動的再構成可能プロセッサを基にした制御系設計を行い、開発環境を構築し、基本演算のリソース確認およびシステム全体の構成設計を行った。系統連系システムを対象とした制御シミュレーションと動的再構成可能プロセッサに基づくベンチマークシミュレーションを行い、実験時に想定される性能評価を行った。系統連系制御システムを動的再構成可能プロセッサ用の開発環境によるソフトウェア開発を行い、シミュレーションベースでの動作確認を行った。それをもとに系統連系制御システムに動的再構成可能プロセッサを用いたコントローラを組み込み、実験検証を行い、システムの有効性を確認しようとしたが、DRP製造メーカーの生産中止により実システムの政策が困難になったため、従来型のFPGAコントロールシステムとの性能比較、評価を行い、系統連系システムを対象とした検証をシミュレーション結果とあわせた検討とした。これらの成果を元に、論文作成を行い、国際学会での発表を行った。
|
