研究課題
本研究では、環境(温度)変動、ばらつき、経年変化等の新たな技術課題を克服して、特に高い信頼性を持つ車載/ロボット駆動用パワーIC、各種センサーIC LSIを提供する新しい設計手法の構築とそれを適用した性能実証用回路の試作・評価を3ヵ年間で行っている。2年目となる今年度は、前年度までに知的クラスタープロジェクトで構築した、素子劣化現象を取り込んだ回路シミュレータを適用することにより、発振回路、小規模論理回路、SRAMについて解析を行った。その結果、素子劣化やデバイスばらつきの影響を受けやすい回路や、各回路内で問題となる部分が、これまで考慮されていなかった視点から明らかとなってきた。その手法の実証のために、VDEC(東京大学大規模集積システム設計教育研究センター)を利用したLSIの試作を行った。それらの問題点の分析から、DA変換回路を内蔵した補正型アンプや、マージンフリーを実現するSRAM等、従来にない新規な回路を設計し、試作チップによる基本性能の確認まで行った。また、偶数段リングオシレータ最適化設計法の確立により、この回路はCMOSで実現可能な直交位相型オシレータの中で、最有力な回路であることがわかった。この結果は、論文誌JJAPに投稿し採択された。本研究の成果は、近い将来のLSI設計の主流技術の一つとなるものと考えられる。最終年度となる次年度は、実際の回路技術の応用先を探索し、事業化へ繋げる活動を行いたい。
すべて 2011 2010
すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (3件)
Japanese Journal of Applied Physics
巻: Volume 49, Issue 4 ページ: 04DE15, 04DE15-6
