素子ばらつき・経年劣化に耐性を持つアナログ回路動作マージン自動極大化設計法の研究

2011 年度 実績報告書

• 研究課題/領域番号: 21560356
• 研究機関: 九州工業大学
• 研究代表者: 中村 和之 九州工業大学, マイクロ化総合技術センター, 教授 (60336097)
• キーワード: CMOS / アナログ回路 / 素子劣化 / ばらつき / 最適化 / 環境変化 / 経年劣化 / 動作マージン

研究概要

環境（温度）変動、ばらつき、経年変化等の課題を克服して、特に高い信頼性を持つ車載／ロボット用LSIを提供する新しいアナログ回路の設計手法「マージン自動極大化設計法」の構築を行ってきた。これまでに対象回路として、発振回路とアナログIPについて、マージン最大化技術や性能補正技術の研究を進めてきたが、それらの技術についてまとめ、国際学会で発表するとともに、２件の論文にまとめた。さらにH23年度とH24年度は、最終的な性能を評価するために、上記コンセプトを拡張し、ＳＲＡMへ適用した、レシオレスSRAM回路の実証ＬＳＩをＶＤＥＣにより試作した。その評価結果により、マージンフリー動作を実現し、桁違いに素子性能がばらついても動作が確保される優れた性能を実験的に照明することに成功した。この研究成果を国際学会IEEE International Memory Work Shopにて発表を行った。

現在までの達成度 (区分)

理由

24年度が最終年度であるため、記入しない。

今後の研究の推進方策

24年度が最終年度であるため、記入しない。

研究成果

• [雑誌論文] Complementary Metal Oxide Semiconductor Operational Amplifier Offset Calibration Technique Using Closed Loop Offset Amplifier and Folded-Alternated Resistor String Digital-to-Analog Converter (2012)
  • 著者名/発表者名: Hiroyuki Morimoto, Hiroaki Goto, Hajime Fujiwara, Kazuyuki Nakamura
  • 雑誌名: Japanese Journal of Applied Physics 巻: Vol.51 No.2 ページ: 02BE10,02BE10-6
  • DOI: doi:10.1143/JJAP.51.02BE10
  • 査読あり
• [雑誌論文] An Electrically Adjustable 3-Terminal Regulator for Post-Fabrication Level-Trimming with a Reliable 1-wire Serial I/O 、 IEICE TRANSACTIONS on Electronics (2011)
  • 著者名/発表者名: H. Morimoto, H. Koike, K. Nakamura
  • 雑誌名: IEICE TRANSACTIONS on Electronics 巻: E94-C巻 6号 ページ: 945,952
  • DOI: 10.1587/transele.E94.C.945
  • 査読あり
• [学会発表] A Ratio-Less 10-Transistor Cell and Static Column Retention Loop Structure for Fully Digital SRAM (2012)
  • 著者名/発表者名: Saito, T. ; Okamura, H. ; Yamamoto, H. ;
  • 学会等名: 2012 4th IEEE International Memory Workshop (IMW)
  • 発表場所: Milan, Italy
  • 年月日: 20120526-20120529
• [学会発表] A Universal Test Structure for the Direct Measurement of the Design Margin of Even-Stage Ring Oscillators with CMOS Latch (2012)
  • 著者名/発表者名: Y.Hirakawa, A. Motomura,K. Ota,N. Mimura, K. Nakamura
  • 学会等名: IEEE International Conference on Microelectronic Test Structures (ICMTS) 2012
  • 発表場所: San Diego, USA
  • 年月日: 20120319-20120322
• [学会発表] CMOS Op-amp Offset Calibration Technique Using a Closed Loop Offset Amplifier and Compact Resistor String DAC (2011)
  • 著者名/発表者名: H. Morimoto, H. Koike, K. Nakamura
  • 学会等名: 2011 International Conference on Solid State Devices and Materials(SSDM)
  • 発表場所: Nagoya, Japan
  • 年月日: 20110928-20110930
• [学会発表] An Experimental Verification of the Design Margin Analysis Method for Even-Stage Ring Oscillators with CMOS Latch (2011)
  • 著者名/発表者名: Y. Hirakawa, N. Mimura, A. Motomura, K. Nakamura
  • 学会等名: International Conference on Solid State Devices and Materials(SSDM)
  • 発表場所: Nagoya, Japan
  • 年月日: 20110928-20110930
• [産業財産権] 半導体記憶装置 (2012)
  • 発明者名: 中村和之、齋藤貴彦、岡村均
  • 権利者名: 九州工業大学
  • 産業財産権番号: 特願2012-76414
  • 出願年月日: 2012-03-29