研究課題
基盤研究(C)
電界アシスト自己整合プロセスにより、予め回路が搭載された基板上にInAsナノワイヤを位置と方位を制御しながら堆積させることに成功した。これを用いて、InAsナノワイヤをチャネルとするMISFETと従来型素子を同一基板上に集積化させたサンプルホールド(S/H)回路を試作し、基本動作を確認した。さらに、ナノワイヤFETの特性を活かしたS/H回路を新たに提案し、回路シミュレーションにより性能予測を行い、高分解能/超高速回路実現への見通しを得た。
すべて 2012 2011 2009 その他
すべて 雑誌論文 (3件) (うち査読あり 2件) 学会発表 (8件) 図書 (1件) 備考 (1件)
IEICE Trans. Electronics
巻: vol.E95-C, no.4
IEICE Trans. on Electronics
巻: vol.94-C ページ: 802-806
多値論理研究ノート
巻: vol.34 ページ: 12-1-12-6
http://wwwsscd.ee.sophia.ac.jp