|
200MHzの帯域を持つ、1.2V動作の7次低域通過フィルタを設計した。2009年10月にテープアウトを行い、2010年2月末にサンプルチップを入手した。該チップは65nm CMOSプロセスによるものである。当初予定した0.18um CMOSプロセスによる試作の前に、急遽65nmプロセスによる試作の機会を得たため、チップ上には7次フィルタだけではなく、その構成要素である3種類の2次フィルタを併せて作りこんだ。65nmプロセスではSPICE回路シミュレーション用のデバイスモデルが確立していないためで、回路シミュレーションで確認すれば動作を保証できるというレベルには無い事から、要素回路を併せて作りこんだのである。
2010年3月20日時点で確認しているのは、3種類の2次フィルタはそれぞれ動作をしている事、出力波形の2次歪が予定より10dB程悪い事、3次歪など奇数次高調波は思惑通り正帰還の効果でキャンセルされている事、などである。ただしチップが大型のパッケージに搭載されている事、ICソケットを基板に実装して特性を計測している事から高周波特性を確認するのは困難である。今後は7次フィルタを含め今回のチップが高周波特性を測定するに値する完成度かどうかを見極めた上で、専用基板上にベアチップを搭載し、評価を行って行きたいと考えている。
なお今回試作したICおよび本回路構成では、きちんとした特性が取れれば、今後65nmなどの微細ICプロセスにおいてアナログ回路をどのように構成し利用して行くか、ということを示す題材になると思うのでその意義は大きいと考えている。
|
