| 研究概要 |
平成22年度は、200MHzの帯域を持つ、1.2V動作、7次低域通過フィルタの評価と修正設計をした。2010年2月末に入手したサンプルチップの評価結果は良好で、動作電源電圧は1.2V、帯域として設計通りの200MHzを実現、100MHz, 200mVp-pの信号入力時の歪は-50dB以下、線形性を表すIIP3は+13 dBmという大きな値で、また200MHz範囲での群遅延特性は4.4%以下であるなど、7次低域通過フィルタとしての十分な特性を得ることが出来た。
もともと本研究は、100nm以下の微細MOSプロセスにおいて、電源電圧が1V程度に低下するという事およびトランジスタの出力抵抗が極端に低下しアンプの利得が取れなくなる、などにより高性能なアナログ回路が将来を含めて構成出来なくなる事態が予想されるため、これを回路設計技術により回避、改善する事にある。
今回の設計においては、低電圧条件下においても大きなダイナミックレンジを確保するため線形化を施した電流信号をベースとした回路構成、トランジスタの出力抵抗を正帰還を用いることで増大させる回路構成を試したが、以上の7次低域通過ブィルタ特性を得た事で、これらの新たな回路構成が開発できたと考えている。
ただし今回評価したチップにおいては、出力回路に一部回路ミスがあり、また正帰還の量を調整する機構が不完全であったので、これらの回路部分を修正したチップ#2を再度試作した。そのチップ#2は2011年3月末に入手済みであり、平成23年度の最初にはこのチップの評価を行う予定である。将来にも通用する回路技術とするために残っているのは素子ばらつきへの対応であり、この問題も平成23年度の主要研究課題である。
|
