| 研究概要 |
本研究は,開発が急務である学習機能を持たせたロボットの開発にも繋がるような学習機能を有するニューロデバイスの開発を行うために,生体の脳内,特に海馬CA3における神経回路網のハードウェアモデルを提案し,パルスタイミングに依存してシナプス荷重が変化する学習則(STDP)を取り込んだモデルを開発する。この学習則は,二つの特性が海馬CA3の深さ方向に依存して得られることが報告されており,二つの特性を結合荷重値として埋め込むことにより,仮想的な三次元構造の神経回路網モデルを提案し,VDECを通して実装する。この実装したモデルを用い,記憶の保持・想起について検証を行う。
本年度は,特に以下の内容について検討を行った。1)記憶の保持・想起可能な神経回路網モデルの構築。2)記憶の保持・想起可能な神経回路網モデルのハードウェア検証。
その結果、
1)自己連想ネットワークと相互連想ネットワークを有するデュアルネットワーク構造を提案し,まず,自己連想ネットワークに連続的に入力されたパターンを保持し,相互連想ネットワークへ学習を行わせる。これにより,相互連想ネットワーク内の細胞体モデル問のシナプス結合荷重制御回路の結合荷重制御値が変化し,STDPシナプス回路を流れる電流が変化し,入力されたパターンにしたがって結合荷重制御値が記憶され,連想記憶を形成するモデルを構築した。
2)このモデルのハードウェア検証として,回路シミュレーションにより,入力パターンに応じて各細胞体モデル間の結合強度が変化し,外部刺激が欠落している場合でも読み出せることを明らかにした(雑誌論文2番目)。また,多値SRAMを用いて結合荷重値を保持する回路構成についても検討を行い,同様に欠落パターンがある場合でも読み出しが可能であることを明らかにした(学会発表1番目)。なお,これらのハードウェアはVDECを通して1.2μm,0.18μmCMOSデザインルールを用いて,それぞれ集積回路の試作を行った。
|
