| 研究概要 |
今年度の主要な研究成果は次の3点である。第一はベネス網の並列制御をハードウェアで実現する回路において,最も処理時間を要する代表ノード決定処理を対象に,スイッチサイズをNとして0(logN)の処理時間で実現可能とする回路構成を提案し,それをFPGAを用いて設計して動作確認を行ったことである。提案した回路はバス型構成であり,ハード規模が小さいと同時に,制御の一部に非同期処理を導入したことにより高速化を図った,ベネス網の並列ハードウェア制御回路を実現したのは本研究が世界で最初である。第二は4分の3型クロスバースイッチのノンブロックな制御方法を提案し,その証明を初めて与えたことである。従来,知られていない新たなスイッチの存在とその動作原理を明らかにすることができた。実用的な意義よりも,スイッチ構成理論の面で教科書で参照される可能性がある成果が得られた。第三は,入力バッファ型ATMスイッチのスケジューリング制御アルゴリズムに関して,従来のパイプライン制御方式の動作をシミュレーションで評価し,その問題点を明らかにしたことである。従来方式では周期的に予約スロットの順番を切り替えていたが,その動作は入力ポート間の不公平性の原因となることを新たに指摘した。今後は,その問題点を解決するとともに,入力ポートの負荷状況に対応して予約スロットの順番をダイナミックに切り替えるなどの改善を試みる予定である。
|
