| 研究概要 |
今年度の主要な研究成果の概要は次の通りである。第一はノンブロックなスイッチ網として最も回路規模の小さいベネス網のスイッチ設定動作を高速化するための技術である。昨年度,我々が提案した制御法の動作確認を行ったことに引き続き,今年度は更なる高速化のための回路構成技術について検討した。FPGAにおける非同期処理を効率的に実現するためのHDL記述の見直しを行い,スイッチサイズ8において5ナノ秒程度の処理時間を達成した。また,様々な接続要求パターンについて動作実験を実施し,正常に動作することを確認した。この成果は世界初のものであり,ベネス網は制御が複雑で高速動作には向かないという従来の定説を覆すインパクトがある。今後,スイッチサイズがより大きなものを対象に設計と動作確認を行い,国際会議や論文でその成果をアピールしていく。第二は,入力バッファ型ATMスイッチのスケジューリング制御アルゴリズムに関して,新たなスケジューリング制御方式を考案し,簡単な計算機シミュレーションによって従来のiSLIP方式を超える性能が得られることを確認した。今後,方式パラメータを様々に変化させた場合の性能や,処理の高速化などの検討を行うとともに,制御部の回路設計を行い,その回路規模や動作速度の評価を行う。第三はルータやインターネットの性能評価のための測定方式に関するものである。インパルス方式と命名した独自の試験方法の原理を提案し,ネットワークシミュレータVisual SLAMを用いてシミュレーションモデルを作成した。その結果,従来技術より短い測定時間で同等以上の測定精度が得られることを確認した。この結果については学会の研究会などで積極的に発表を行った。
|
