研究課題
本年度は、複数コアを搭載したマイクロプロセッサを対象とし、コアでのプログラム実行状況を監視するためのハードウェア・サポート技術を考案した。また、2次元実装を全体とした際のチップ温度解析、ならびに、性能評価環境を構築するための大規模FPGAを用いた基本実験を実施した。具体的な内容は以下の通りである。【研究テーマ1:コア・オブザベーション技術の開発】同一チップに搭載したプロセッサ・コアのメモリ参照に着目し、周辺コアのキャッシュミス情報を効率良く収集するハードウェア・サポート技術を考案した。また、収集したキャッシュミス情報を全てのコアで共有するメカニズムを確立し、これに基づく動的最適化の実現法を示した。【研究テーマ2:コア・オーケストレーション技術の開発】上記研究テーマ1で開発したハードウェアサボートを用いたメモリ性能向上法を検討した。また、複数の演算器や大容量メモリ、プロセッサコアの積層などを想定し、消費電力プロファイルに基づく3次元積層LSIの温度解析を実施した。その結果、チップ温度状況に応じてメニーコア活用法を動的に最適化する新しいアプローチへのヒントを得る事ができた。【研究テーマ3:評価環境の構築】公開されているOpenSPARCを対象とし、現在の商用FPGAにて実装可能なプロセッサコア数の調査を行った。この結果より、FPGAによるエミュレーション環境とホスト計算機によるシミュレーションの連携(協調シミュレーション)が必要である事があきらかになった。また、上記の研究成果に関して国内外にて研究発表を実施した。
すべて 2010 2009
すべて 雑誌論文 (14件) (うち査読あり 5件) 学会発表 (2件)
情報処理学会研究報告 Vol.2010-ARC-187, No.24(e-pub)
電子情報通信学会総合大会
ページ: 108
ページ: 109
IEICE Trans.on Fundamentals of Electronics, Communications and Computer Science Vol.E92-A, No.12
ページ: 3182-3192
IEICE Transactions on Electronics Vol.E92-C, No.4
ページ: 433-443
Design, Automation & Test in Europe (DATE'10)
ページ: 993-996
International SOC Design Conference (ISOCC'09) (CD-R)
Memory Performance Dealing with Applications, Systems, and Architecture (MEDEA'09)
ページ: 28-34
エレクトロニクスにおけるマイクロ接合・実装技術」シンポジウム(MATE2010)
ページ: 287-292
IEICE Technical Report ICD2009-111
ページ: 99-104
情報処理学会研究報告 2009-ARC-186(e-pub)
情報処理学会研究報告 Vol.2009-ARC-183, No.16(e-pub)
