| 研究概要 |
本年度は特に,パリティ関数の定義を拡張することにより得られる「対称関数」を計算するしきい値回路に着目し,パルス発生量が対称関数を計算する回路の構造やその計算能力にどのような影響を与えるかについて理論的に調査した,その結果として,主に以下に示す2つの成果を得た.
1.対称関数を計算するしきい値回路の素子数とパルス発生量の間に,トレードオフの関係があることを数学的に厳密に証明した.トレードオフは,素子数とパルス発生量が共に小さいしきい値回路が,多くの対称関数を原理的に計算できないことを示している.よって,対称関数を計算するパルス発生量の少ないしきい値回路を設計するためには,トレードオフより導かれる程度の相当数の素子が原理的に必要になる.この成果は,今後のパリティ関数及び対称関数を計算するパルス発生量の少ないしきい値回路の設計において,基本的な指針となる.またこの成果は,設計したパルス発生量の小さいしきい回路の素子数の最適性を判断するためにも利用することが可能である.特筆すべき点として,得られたトレードオフはしきい値回路という限られた理論モデルに対してだけでなく,ユネイト回路と呼ばれるより複雑な回路網の理論モデルに対しても成立することが上げられる.
2.パルス発生量の小さいしきい値回路で計算できる関数は,必ず並列計算時間の小さいしきい値回路でも計算できることを明らかにした.この成果により,パルス発生量の少ないしきい値回路の計算能力と,並列計算時間の小さい回路の計算能力の具体的な関係が明らかになった.並列計算時間の小さいしきい値回路は,理論計算機科学の分野で古くから研究がなされており,その性質についても多くのことが明らかになっている.今回の結果により,これまで知られているしきい値回路の計算能力についての知識を,パルス発生量の少ないしきい値回路と結びつけることができるようになった.
|
