| 研究概要 |
1.多値回路向け自動配置配線・タイミング検証フローの実装
2値・多値融合集積回路のための自動配置配線・動作検証フローの検討を行った.従来のCMOS回路の自動設計フローをベースに自動配置配線を実現するとともに,多値回路セルのレイアウトから作成した配置配線用ライブラリと,それらの接続関係を表すHDL記述をそれぞれ定義することにより,従来の自動配置配線ツールを活用することを可能にした.また,動作検証は,アナログ回路の動作記述が可能なHDLであるVerilog-AMSに基づく動作シミュレーションを用いて行うとともに,各セルに定義された2次元ルックアップテーブルを用いることで,従来のHSPICEなどによる回路シミュレーションをベースとした手法に比べ,検証時間を大幅に削減しつつ,遅延時間および遷移時間を高い精度で見積もることが可能であることを示した.
2.不揮発性デバイスを用いた多値回路ブロックの提案
MTJ(Magnetic Tunnel Junction:トンネル磁気抵抗)素子と呼ばれるデバイスを組み込んだ多値回路ブロック,およびデバイスのパラメータ制御によるばらつき制御手法について検討を行った.MTJ素子はCMOSプロセスとの高い親和性を有する不揮発性新デバイスであり,一定値以上の電流を流すことで,磁化の状態に対応したRmax, Rminの2種類の抵抗値を取る.本素子を回路に組み込むことで,CMOSプロセスが有するばらつきを補正する機能を付加し,設計段階における動作マージンの制約を緩めると同時に,ばらつきによる性能劣化を抑え,結果として高い性能の実現が可能となると考えられる.現在までに,差動対回路におけるしきい値電圧ばらつきを対象とした基礎実験により,その有効性が示されているが,本年度研究ではこの知見を元に本方式の一般化および実際に回路を構成した際の具体的な制御方法について検討を行った.
|
