研究課題
従来、マイクロプロセッサの演算処理とプロセッサ・主記憶間のデータ転送の性能格差により、メモリアクセスが性能を阻害してしまうメモリウォールが問題となっている。近年ではマルチコアプロセッサが主流になり、相対的なチップ内の演算性能の向上から、メモリウォール問題は深刻化する一方である。本研究課題は通常のI/Oピンからのデータ供給だけでなく、チップ間無線転送技術等を応用し、異なる経路からデータを供給することで本質的なバンド幅の拡大と、それら複数データ転送経路の効率的利用を目指すものである。本年度はまず、複数のメモリアクセスパスを構成するための技術として、チップ間無線伝送技術、および光伝送技術に関しての調査を行った。特に、主記憶アクセスパスに適用した場合の性能パラメータを明らかにする必要があるため、レイテンシやバンド幅、1チップに対するチャネル数といった点を中心に調査を行った。また、複数データ転送経路の効率的利用を図る上では、実行するプログラムの特徴を考慮したアクセスパスの割り当てが重要となる。そこで、既存のシミュレーション環境上で、SPEC CPU2006などの種々のベンチマークのメモリアクセストレースを取得し、メモリアクセスの特徴と性能との関係性について解析を行った。この際、膨大なトレースデータから有用な特徴を抽出するための統計的解析手法も検討した。さらに、アクセスパス割り当てアルゴリズムの開発や、マルチパスメモリ構成の有効性を評価する上で、当該メモリ構成を適用したプロセッサのシミュレーションが必要になることから、既存のシミュレーション環境を改変しつつ、そのシミュレーション環境を開発した。
すべて 2009
すべて 雑誌論文 (2件) (うち査読あり 2件) 学会発表 (3件)
IEEE Transactions on VLSI Vol.17, Issue 6
ページ: 848-852
情報処理学会論文誌 コンピューティングシステム Vol.2, No.3
ページ: 83-95
