研究課題
従来、マイクロプロセッサの演算処理とプロセッサ・主記憶間のデータ転送の性能格差により、メモリアクセスが性能を阻害してしまうメモリウォールが問題となっている。近年ではマルチコアプロセッサが主流になり、相対的なチップ内の演算性能の向上から、メモリウォール問題は深刻化する一方である。本研究課題は通常のI/Oピンからのデータ供給だけでなく、チップ間無線転送技術等を応用し、異なる経路からデータを供給することで本質的なバンド幅の拡大と、それら複数データ転送経路の効率的利用を目指すものである。本年度は、複数のメモリアクセスパスを構成したプロセッサにおいて、各コアで実行するプログラムの特徴に応じて動的にメモリアクセスを複数パスに割り当てるアルゴリズムを開発した。具体的には、最終レベルキャッシュのミス率情報を基に、基本的にはミス率の高いプロセスに対してバンド幅の高いチャネルを割り当てる手法を考案した。本手法の有効性を評価するために、アプリケーションとしてSPEC CPU2006ベンチマークプログラムを、また評価環境として前年度に開発したシミュレーション環境を用い、いくつかのマルチコアプロセッサ構成に対して評価を行った。その結果、DDR3 DRAM規格の主記憶メモリを仮定すると、数コア程度のマルチコアプロセッサの場合、バンド幅ではなくメモリアクセスレイテンシに性能が制約され、複数のメモリアクセスパスを利用することの恩恵が十分に得られないことがわかった。一方、コア数を増加させ、メモリアクセスが多いアプリケーションを複数実行させた場合は、複数メモリアクセスパスによるバンド幅拡大の効果により、性能が改善することがわかった。今後、より多くのコアがチップに搭載されるメニーコアプロセッサが主流になると、提案手法の有効性が高まると考えられる。
すべて 2011 2010
すべて 雑誌論文 (2件) (うち査読あり 2件) 学会発表 (3件)
情報処理学会論文誌 コンピューティングシステム
巻: Vol.4, No.2 ページ: 40-58
電子情報通信学会論文誌D
巻: Vol.J93-D, No.6 ページ: 920-930
