| 研究概要 |
半導体技術がさらに進歩しつづけるメニーコア時代においては,高速化,低消費電力化,高信頼化,コスト削減が重要となってくる.当該年度では,それを念頭においた研究を実施した.
メニーコアにおいて,Network-on-Chip (NoC)は性能およびコストを決定する上で極めて重要である.特にルータがNoCにおいて主要な構成要素であり,高性能で低コストなルータアーキテクチャが要求されている.それに対し,仮想チャネルを実装する場合としない場合それぞれにおいて,ルータ上のバッファを共有化することにより,わずかな性能低下で,大幅にハードウェアコストを削減する手法を提案した.
メニーコアにおいて,プロセッサ間で通信を行うと,コア間で頻繁に通信を行う必要がある.通信に時間がかかるほど,その通信に依存する実行が遅れてしまう.それを解決する手段として,通信値の予測に基づく投機的実行を用いることができる.しかし,値の予測には,Value History Table (VHT)と呼ばれる大規模な表が必要となるため,実装コストや消費電力が大きくなる.それに対し,学習用の小さな値履歴表を用いることで,VHTの実装コストを削減する手法,および,予測可能な場合のみVHTへの参照を行うことで,無駄な消費電力を削減する手法を提案した.
メニーコアにおいては,チップ内の独立した複数のローカルメモリ(キャッシュ)上に必要なデータを配置し,コアは各ローカルメモリ上の値を参照することによって,プログラムの処理を行う.そのため,キャッシュの性能を向上させることが重要になってくる.これに対し,キャッシュの参照状況を監視し,プリフェッチの実行可否を決定する手法,および,異なる記憶階層間の一貫性を保つ処理を分散的に行う手法の提案を行った.
|
