研究概要 |
平成22年度は、テスト実行時の温度上昇および温度ばらつきに起因した遅延テスト品質の低下を防ぐ技術として、三次元集積化システムオンチップに埋め込まれたコアを対象とし、発熱を考慮したテスト手法を提案した。具体的には、各階層内の単一のコアを対象とした発熱量および発熱ばらつきが少ないテストパターン生成法(テストパターン内の不定値割当法およびパターン印加順序決定法)を提案した。さらに、複数の階層間の発熱を考慮した三次元集積化システムオンチップのテストスケジューリング手法を開発した。これらの成果は、VLSIテストに関する国際会議である「IEEE VLSI Test Symposium」、「IEEE Asia Pacific Conference on Circuits and Systems」、「IEEE International Workshop on Reliability Aware System Design and Test」および国内研究会である「電子情報通信学会ディペンダブルコンピューティング研究会」で発表を行った。 また、三次元集積化システムオンチップにおける膨大なテストデータ量の問題を解決するために、少ないテストデータ量で高品質テストを実現するためのテストパターン生成法およびテストパターン選択法に関する研究も行った。この成果は、VLSIテストに関するワークショップである「IEEE VLSI Test Symposium」、「IEEE Asian Test Symposium」および国内研究会である「電子情報通信学会ディペンダブルコンピューティング研究会」で発表を行った。 さらに、階層間のデータ転送に利用される貫通電極(Through Silicon Via,以下TSV)に着目した故障モデル、テストアーキテクチャおよび既存手法に関する調査も行った。
|