| 研究概要 |
FPGA(Field Programmable Gate Array)の論理ブロックは格子状に規則正しく並んでいるため,セル配置処理は組合せ最適化問題であるスロット配置問題として定式化できる.配置問題ソルバの選択肢として焼きなまし法(Simulated Annealing, SA)が挙げられるが,FPGAの集積規模向上と共に実行時間が問題となる.Kohonenにより提案されたSOM (Self Organizing feature Maps)は教師信号なし近傍競合学習アルゴリズムであり,ベクトルで表現された入力集合をその類似度に応じて出力空間へと写像することを特徴としている.SOMは巡回セールスン問題にも適用されており,SAよりも短い時間で同程度の解の質を得ることに成功している.そこで本研究では自己組織化マップSOMのFPGA配置問題への適用を試みる.入力ベクトルをクラスタリング後のネットリストより生成し,出力空間を格子状に並んだ論理ブロックで構成する.また,上記の定義の基にバッチ型学習則を用いた配置手法を提案した.中規模MCNCベンチマーク回路を用いた計算機実験より,SAベースVPRと比較して総配線長は約1.5倍増加したものの計算時間を5倍高速化できることを確認した.
|
