|
本研究では、処理速度の自由度を活かした非同期式回路の低消費エネルギー化に関する研究を行った。クロック信号によって全ての演算の動作タイミングが定められる同期式回路とは異なり、非同期式回路においては、各演算の処理速度を自由に決めることができる。この自由度を活用することにより、低消費エネルギー化を行う。研究の成果は大きく2つに分けることができ、一つは専用回路に対して、もう一つはプロセッサに対してである。専用回路においては、アプリケーションの動作仕様記述、レイテンシ制約、リソースライブラリを入力に、回路構造を自動で合成する動作合成の段階で、各演算に許容される演算の開始時間のゆとりを計算し、低速なリソースを割り当てることによって低消費エネルギー化を実現する手法を提案した。プロセッサにおいては、AVRプロセッサを非同期化し、FPGAやASICを対象に設計を行った。また、低消費エネルギー化のために、面積の最適化手法や性能の最適化手法を提案した。同期式AVRプロセッサと比較して、消費エネルギーが約半分になることを確認した。
|
