| 研究概要 |
本研究はモバイルコンピュータに搭載可能なホストベースのIPS(Intrusion Prevention System)プロセッサの開発である。本プロセッサは,ファイアウォールロジックユニットと再構成可能なロジックセルで構成される。ファイアウォールロジックユニットはロジックレベルのシグネチャでファイアウォール機能を実現する。その機能は通常のファイウォール機能に加え,低消費電力化およびシグネチャの削減のために不可欠である。再構成可能なロジックセルは,通常のロジックセルと遅延調整向けロジックセルで構成される。高速化・低消費電力化設計を施した8ビットの加算回路による比較を行った結果,遅延調整向けロジックセルを使用した回路は,通常のロジックセルを使用したものに比べ28.5%の面積で実現することが明らかになった。
|
