| 研究課題/領域番号 |
21H01314
|
|---|
| 研究機関 | 九州工業大学 |
|---|
研究代表者 |
松本 聡 九州工業大学, 大学院工学研究院, 教授 (10577282)
|
|---|
| 研究分担者 |
小金丸 正明 鹿児島大学, 理工学域工学系, 准教授 (20416506)
新海 聡子 九州工業大学, 大学院情報工学研究院, 准教授 (90374785)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2024-03-31
|
| キーワード | 3次元パワーIC / ヘテロジニアスインテグレーション / GaN |
|---|
| 研究実績の概要 |
GaN/Si(111)基板とSi(100)基板とを貼り合わせ後、Si(111)基板とbuffer及びGaNの除去プロセスの検討を進めた。Si(111)基板除去の際、ドライエッチングの条件によってはSi(111)層上に付着物が形成すること、ウエットエッチングによるSi(111)基板除去のプロセスの際、膜剥がれが生じることが明らかなった。付着物を除去するプロセスと膜剥がれを生じないプロセスを開発した。これらの開発したプロセスを用いてSi(111)基板を除去した後、buffer層をエッチングするプロセス条件を明らかにした。またGaN層やbuffer層にThrough Semiconductor Viaを形成する際レジストパタンを形成する必要があるが、レジスト塗布条件を明らかにするとともにパタン形成が可能なことを明らかにした。
4インチ配線パタン付きSi(100)基板と4インチGaN/Si(111)基板の接着及び、研削・研磨、CMPによるSi(111)層の薄層化を実現した。開発したプロセスにおける接着強度はダイシングに耐えうる接着強度であった。
ラマン分光法および有限要素法解析により、GaN/AlGaN界面の応力場を評価した。ラマン分光法では界面のナノオーダー領域の応力評価を行うことは難しいことが示唆さたため、R5年度は分子静力学法により評価を実施する。
SOIパワーデバイスに対し、プロセスや実装残留応力に起因する電気特性変動を実験とシミュレーションで評価した。その結果、寄生バイポーラ領域で電気特性変動が加速されることを示した。
TEM画像にサンプリングモアレ法を適用し、GaN/AlGaN界面の応力場評価を行うための試験片をFIB加工により作製した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
Si(111)層を完全に除去し、bufferを除去するプロセスを確立したこと、4インチのパタン付き基板の接着プロセスとSi(111)基板の薄層化プロセスを実現したことから概ね順調に進展している。
|
| 今後の研究の推進方策 |
デバイスシミュレーションと有限要素法による熱応力解析により、耐圧、プロセス、構造による基板の反り・ひずみ・応力等のシミュレーションを行い、４インチ基板に適した基板構造と基板製造プロセスを明らかにする。なお、基板作製方法は、これまで開発した平坦度0.5nm以下の接着面の平坦化技術、室温での表面活性化接合技術、ドライエッチングとウエットエッチングによるSi(111)基板除去技術を採用する。また、作製した基板を用いて、断面のラマン顕微鏡やTEMによる応力評価方法検討するとともに、前記評価結果を有限要素法による応力シミュレーション技術に反映する。
GaNパワーデバイスとSiデバイスの電気的接続するためにはThrough Semiconductor Via(TSV)の形成プロセスの確立が必須であり、昨年度開発したBuffer層とGaN層のエッチングプロセスをもとにTSV形成プロセスを確立する。
また、応力の影響を評価する ためのTEG(Test Element Group)の試作を行う。 4 点曲げ負荷下によりデバイスに応力を負荷し、その際の
電気特性変動を評価する。
|
