|
昨年度までに開発した、半導体基板上へのh-BN直接成膜技術を用いて試作したGraphene/h-BN/Siヘテロ接合デバイスについて、放出電子のエネルギー分析を実施した。エネルギースペクトルの形状は過去に転写プロセスを用いて試作したGraphene/h-BN/Siヘテロ接合デバイスと同様、高エネルギー側にテールを引く形状であり、絶縁層にSiO2を用いたGraphene/Oxide/Semiconductor(GOS)型平面電子放出デバイスの対照的なガウス分布形状をした放出電子のエネルギースペクトルと異なることが分かった。また放出電子のエネルギー半値幅は0.6～0.8eVでありGOSデバイスと比較して約半分となり、放出電子の単色性が向上することが分かった。しかしながら、過去に転写プロセスを用いて試作したGraphene/h-BN/Siヘテロ接合デバイスの最小エネルギー半値幅0.18eVを達成することができなかった。これは、Si基板上にプラズマCVDによりh-BNを直接成膜してデバイスを作製したため、h-BN/Si界面にプラズマダメージが入り欠陥準位ができたためだと考えられる。そのため、h-BN直接成膜技術を用いたGraphene/h-BN/Siヘテロ接合デバイスでは、h-BN/Si界面の欠陥密度の低減が必要であることが分かった。
Ni(111)面上へのh-BNエピタキシャル成長に関しては、平面型電子放出デバイスに最適化した膜厚である10nmの多層h-BNを再現良く成膜可能な条件を見出した。この条件で成膜したh-BNを用いたGraphene/h-BN/Niヘテロ接合デバイスを試作し電子放出特性の評価を行った。その結果、電子放出効率11%を達成した。これまで、銅箔から転写したh-BNやSi基板上に直接成膜したh-BNを使用したGraphene/h-BN/Siヘテロ接合デバイスでは、h-BN層のリーク電流が多く、電子放出効率が0.02～0.03%程度と低かったが、Ni触媒基板上にエピタキシャル成長した高結晶h-BNを絶縁層に用いることでリーク電流の抑制が可能となり、電子放出効率を大幅に改善することに成功した。
|
