| 研究課題/領域番号 |
21H03406
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
飯塚 哲也 東京大学, 大学院工学系研究科(工学部), 准教授 (10552177)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2024-03-31
|
| キーワード | 集積回路 / ミリ波 / 導波路 / 位相同期回路 / アナログ・デジタル変換回路 |
|---|
| 研究実績の概要 |
本研究では、より大規模化するAIモジュール等への応用を想定し、従来の金属配線層の代わりにプラスチックなどの誘電体材料を導波路として 利用した通信路を設けることで、近年の微細集積回路技術によって効率よく利用可能となったミリ波帯(30~300GHz)を活用した広帯域の通信経 路を確保するとともに実装の柔軟性向上とコスト低減を目指し、AIモジュールの高効率化・高性能化につながる方式を提案する。理論と実測に 立脚しながら与えられた集積技術下での最適設計指針を構築し、その指針に基づいてチップ間通信システムを実現することで、提案する実装お よび通信方式の高い通信速度と信頼性を実証するとともに、必要とされる要素技術とそれらの最適設計手法に関する学術基盤を確立することを目的とする。
広帯域通信に向けた位相同期回路およびアナログ・デジタル変換（ADC）回路等について要素技術の検討を進め、それら提案技術の有効性を明らかにするための設計検証を行った。位相同期回路においては複数のループ構造を採用し、回路内部で発生する量子化雑音をフィルタリングすることで、複雑なデジタル補正を用いることなく、集積回路の製造時のばらつきや環境変動による性能への影響を抑えることが出来る新規アーキテクチャを提案し、実測によりその効果を実証した。ADC回路においてはタイムインターリーブ構造による高速化とその最適設計指針についての検討を行い、広帯域かつ高精度を達成するための回路設計を行った。その成果を基に、より高効率のADC回路アーキテクチャを検討、提案しておりその有効性検証のための回路設計を進めている。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
広帯域通信に向けた位相同期回路およびアナログ・デジタル変換回路等について、最適設計指針を確立し複数の新規構造を提案している。またそれら提案技術の有効性を明らかにするための設計検証を進めるとともに、実測評価による有効性の検証が順調に進展し複数の論文発表にも繋がっている。
|
| 今後の研究の推進方策 |
前述の通り、広帯域通信に向けた複数の回路構造についてそれらの理論的解析に基づく最適設計指針の確立と新規構造の提案、それらの有効性の確認が進展している。今後も継続して新規構造の最適回路設計と実測評価による有効性の検証を進め、高い効率を達成する通信回路技術基盤の確立を推進する。
|
