| 研究課題/領域番号 |
21H03413
|
|---|
| 研究機関 | 国立研究開発法人産業技術総合研究所 |
|---|
研究代表者 |
堀 洋平 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (60530368)
|
|---|
| 研究分担者 |
今福 健太郎 国立研究開発法人産業技術総合研究所, 情報・人間工学領域, 主任研究員 (10298169)
片下 敏宏 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (90500215)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2024-03-31
|
| キーワード | 情報セキュリティ / PUF / FPGA |
|---|
| 研究実績の概要 |
近年、クラウド上のField-Programmable Gate Array (FPGA) にユーザが自由に回路を構築できるサービスが開始されたが、ユーザ回路やデータの保護という新たなセキュリティの問題が生じている。本研究は、物理複製困難回路 (Physically Unclonable Function)を用いてクラウドFPGA上に信頼起点 (Root of Trust) を構築し、暗号技術と組みわせることでこの問題を解決する。具体的には、(1)FPGA上のPUFの性能向上、(2)機械学習攻撃への耐性向上、(3)リモートサイドチャネル攻撃対策の研究開発を行い、クラウド上の信頼起点としてのPUFの有効性を示し、クラウドFPGAの安全な利用方法を実現する。
(1)(2)について、FPGA上でもユニーク性・安定性が高く、機械学習攻撃に耐性のあるPUFの開発を行った。従来提案されていたMulti-threshold型のArbiter PUFは、Arbiter回路にセンスアンプが必要であるため、FPGAには実装できなかった。本研究では、複数のフリップフロップをアンバランスな位置において意図的に遅延差を作り出すことで、FPGA上でMulti-threshod型のArbiter PUFを実現した。本PUFは、他のArbiter型PUFの数倍から数十倍小さな面積でありながら、高い機械学習耐性を有することを確認した。本成果は国際会議AIHWS2024に投稿し、採択された。
(3)について、FPGA上のTime-to-Digital Converter(TDC)を実装し評価を行った。多数のフリップフロップが反転することで、TDCの出力が変化することを確認した。一方で、2024年に国際誌TCHESにおいてLUT 1個を用いた手法が提案されたため、その調査と、より洗練された手法の検討を行った。
|
| 現在までの達成度 (段落) |
令和5年度が最終年度であるため、記入しない。
|
| 今後の研究の推進方策 |
令和5年度が最終年度であるため、記入しない。
|
