| 研究課題/領域番号 |
21H05003
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
木本 恒暢 京都大学, 工学研究科, 教授 (80225078)
|
|---|
| 研究分担者 |
金子 光顕 京都大学, 工学研究科, 助教 (60842896)
田中 一 大阪大学, 工学研究科, 助教 (40853346)
|
|---|
| 研究期間 (年度) |
2021-07-05 – 2026-03-31
|
| キーワード | 炭化珪素 / MOS界面 / MOSFET / 絶縁破壊 / 高温動作デバイス |
|---|
| 研究実績の概要 |
本研究では、低損失パワーデバイスおよび高温動作集積回路の実現に向けてSiC半導体に関する学理革新と深化を目指しており、本年度に得られた主な成果は以下の通りである。
1) SiC MOS界面物性の解明に関しては、研究代表者が提案した酸化抑制プロセスにより作製したSiC MOS構造の評価を行い、伝導帯端の極近傍においても界面準位密度が従来手法に比べて1/3以下と低い(高品質である)ことを明らかにした。
2) SiCのnチャネルMOSFETの高性能化に関しては、新規の酸化抑制プロセスを活用することにより、(0001)面上で従来の2-3倍、(11-20)および(1-100)面上では従来の4-80倍という高いチャネル移動度を達成した。
3) SiCのpチャネルMOSFETを作製したところ、バルク移動度に対するチャネル移動度の比がnチャネルMOSFETより顕著に高いことが判明し、これが価電子帯端近傍における界面準位密度が比較的低いことに起因することを明らかにした。
4) SiCの高電界物性に関しては、独自設計したSiC pnダイオードを用いて、<11-20>方向の電子および正孔の衝突イオン化係数を初めて決定した。当該研究者が以前に決定した<0001>方向の結果と比較すると、電子の衝突イオン化係数に大きな異方性があることを見出した。
5) SiC pn接合の高電界特性に関しては、様々なドーピング密度を有するpn接合ダイオードを作製し、特に逆方向特性を理論計算結果と比較検討した。この結果、約5.6 MV/cm以下の電界では衝突イオン化によるアバランシェ破壊が支配的であり、これ以上の電界ではバンド間のトンネルによるツェナー破壊が支配的であることを明らかにした。またトンネルによるリーク電流はフォノン支援バンド間トンネル電流モデルにより定量的に説明できることを示した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
上記の研究実績の概要で述べたように、本研究で設定している5つの研究課題である 1) SiC MOS界面物性の解明、2) SiC nチャネルMOSFETの高性能化、3) SiC pチャネルMOSFETの作製、4) SiCの高電界物性の解明、5) SiC pn接合の高電界特性の解明のいずれにおいても、当初に計画した成果を十分に挙げることができた。
特に、研究代表者が提案した酸化抑制プロセスにより作製したSiCのnチャネルMOSFETが、従来手法に比べて2～80倍の高い移動度を示すことを実証できたのは大きな成果である。当該分野では、過去約15年に亘ってSiC MOSFETの移動度向上に関する研究が停滞していたので、本成果は学術的にも産業応用的にも大きな意義があると考えられ、京都大学を通じてプレスリリースを行った。また、SiC pn接合の高電界特性の解明についても大きな進展があり、衝突イオン化によるアバランシェ破壊とバンド間のトンネルによるツェナー破壊の境界を明確に決定し、かつ高電界におけるリーク電流を温度依存性も含めて定量的に再現するモデルを確立した。本成果は、ワイドギャップ半導体の電子デバイス工学の観点で先駆的な成果であると認識している。
|
| 今後の研究の推進方策 |
研究は当初の予定通りあるいは一部で当初の予定を上回るペースで進んでいる。今後も本研究提案時の計画に沿って進める予定である。次年度の研究計画のポイントは以下の通りである。
1) SiC MOS界面物性の解明に関しては、界面電子物性と界面構造をリンクする研究を進める。特に、パワーデバイス応用上、本命と目されるトレンチMOSFETで重要な非基底面（(11-20), (1-100)面）における界面電子物性の解明に注力する。
2) SiCのnチャネルMOSFETに関しては、新規の酸化抑制プロセスを適用した非基底面（(11-20), (1-100)面）上MOSFETの特性解析と、MOS-Hall効果測定によるフォノン制限移動度の決定を目指す。
3) SiCのpチャネルMOSFETに関しては、酸化抑制プロセスの適用による高性能化とチャネル移動度制限要因の究明に取り組むと共に、CMOS素子作製の準備を進める。
4) SiCの高電界物性に関しては、衝突イオン化係数に関する実験データをさらに積み重ねながら、フルバンド計算を行ってSiCにおける衝突イオン化係数の特異性(異方性や特異な温度依存性)に対する理論的な解釈を与える。
5) SiC素子の高電界特性に関しては、pn接合の高電界特性は概ね明らかになったので、ショットキー障壁における高電界特性の解明に取り組む予定である。
|
