研究課題/領域番号 |
21J11729
|
研究機関 | 東京大学 |
研究代表者 |
柴 康太 東京大学, 工学系研究科, 特別研究員(DC2)
|
研究期間 (年度) |
2021-04-28 – 2023-03-31
|
キーワード | 集積回路 / 三次元積層 / SRAM / チップ間通信 / 誘導結合通信 / CMOS / LSI / EDA |
研究実績の概要 |
2021年度には3つの研究をおこなった。 1つ目は超小型のコイルを用いた積層チップ間のマルチホップ通信についてテストチップを作成し評価した。課題は(1)コイルが小型化することによって各コイルの自己インダクタンスが低下し、受信信号レベルが低下すること、(2)通信回数が増えることによって消費電力が増加することの2点である。(1)の課題に対して多層のメタルを使用してコイルを形成することで自己インダクタンスを向上させる手法を考案し受信信号レベルを4.5倍に改善した。(2)の課題に対して低電圧で動作可能な新規送信器の考案および送受信器の電力最適化をおこない、新規送信器は送信器の消費電力を55%削減し、電力最適化は送受信器全体の消費電力を28%削減した。これらの技術を組み合わせることで世界最小の7μmというサイズのコイルを用いた無線通信を実証した。 2つ目はSRAMマクロ上に配置したコイルを用いたマルチドロップ通信である。SRAMマクロ上にコイルを配置して通信できれば面積効率を飛躍的に向上させることができるが、SRAMマクロ上の電源配線によって磁界が大きく減衰することが課題である。この課題に対し、SRAMマクロ上にコイルを配置しても磁界が30%程度しか減衰しない新物理配置手法を考案した。さらに、30%減衰した磁界によって生成される小さな受信信号でも検知可能な新たな無線通信回路を考案した。 3つ目は物理検証手法である。コイルを用いたチップ間通信では有線通信にはない物理検証項目として、コイルの極性が正しいかどうか、通信距離に対して正しい大きさのコイルが配置されているかどうかの2点を検証しなければならない。従来は設計者が手動で確認していたため設計時間の増加や設計不良に繋がっていた。この2つの検証を自動でおこなうために、市販のEDAツールで読み込み可能な検証スクリプトを開発した。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
研究開始時の当該年度における目標は、オンチップコイルを用いたチップ間誘導結合通信において(1)コイルを超小型化しても通信がおこなえる新たなコイルと送受信回路を実チップで実証することと、(2)SRAMマクロ上にコイルを配置した際に起こる磁界の減衰を抑制する手法を考案することの2点であった。 当該年度は、(1)新たな小型コイルの配線方法と新規送受信回路の考案によって低電力かつ小面積で無線通信が可能であることをシミュレーションで確認後、実チップに実装し評価をした。また、(2)新物理配置手法を考案しSRAMマクロ上にコイルを配置しても磁界が30%程度しか減衰しないことをシミュレーションで確認した。さらに、(3)実チップの設計時のコイルの極性検証や結合度検証の重要性に気付き、これらの検証手法を研究した。 (1)と(3)に関する研究成果は半導体集積回路分野の五大国際会議の一つであるIEEE European Solid-State Circuits Conference (ESSCIRC)と実装分野の著名な国際会議であるIEEE Electrical Design of Advanced Packaging and Systems (EDAPS)でそれぞれ発表し、(2)は次年度の実チップへの実装とその評価に向けて十分なシミュレーション結果を確認することができた。このように当該年度は当初計画していた(1)(2)が順調に進んだのに加え(3)という新たな成果も出すことができたため、当初の計画以上に進展しているといえる。
|
今後の研究の推進方策 |
当初の計画通り2022年度はSRAMマクロ上に配置したコイルを用いたマルチドロップ通信を実機で実証することが目標である。2021年度にシミュレーションで確認したSRAMとコイルの新物理配置手法と新規無線通信回路をテストチップに実装し、その評価をおこなう。また、2022年度は本研究課題の最終年度なので研究成果を積極的に国際会議で発表し、国内外に考案した技術の有用性を示す。
|