研究課題
(1) AD変換器のテスト評価技術でコヒーレントサンプリングを用いて効率的に行う場合、入力周波数とサンプリング周波数の「互いに素でなければならない」という関係の条件を剰余系の理論を用いて証明・説明した。成果を国内研究会で発表した。AD変換器の実用的・経験的なテスト技術の理論化を行うことができた。(2) 冗長性をもったAD変換器のいくつかのデジタル誤差補正アルゴリズムの共通構造（正確な下位ビット情報をもとに上位ビットを補正する）を整数論を用いて考察し国内研究会で発表した。デジタル加算器での下位ビットから桁上げをしながら計算を行うことと共通であることをみいだした。このAD変換器デジタル誤差補正技術はこれまで個別技術としていくつも開発されてきたが、その体系化の端緒になる成果である。(3) 産業界と協力して、矩形波のフーリエ級数展開に基づき奇数次高調波をキャンセルし歪の小さい信号を比較的容易な回路(矩形波生成回路、分周回路、加算回路、簡易なフィルタ）で生成する方式を検討し、シミュレーション・実験検証および研究成果の論文発表を行った。またこの方式とデジタルプレデストーション技術を組み合わせてさらに歪を小さくする信号発生技術を検討し、成果の国際学会での発表を行った。これらはAD変換器の低コストで高精度なテスト評価技術として用いることができる。(4) AD/DA変換器、画像処理等でのアナログ信号処理回路として用いる抵抗ネットワーク回路の解析を線形代数、整数論を用いて行ない、成果を国際学会、国内学会で発表した。アナログ信号処理技術として抵抗ネットワークが広く用いられているが、その理論的な体系化につながる。また、抵抗と容量から成る弛緩DA変換器の新しい構成を考案シミュレーション検証、論文発表を行った。(5) これまでのこの分野の研究成果のまとめを国際学会およびジャーナル論文で発表した。
2: おおむね順調に進展している
本年度もいくつかの新規な結果を得て外部発表を行うことができた。具体的には以下の通り。(1) AD変換器の効率的テスト評価技術としてコヒーレントサンプリングの際の入力周波数とサンプリング周波数の関係を剰余系を用いて理論化できた。(2) 冗長性をもつAD変換器のいくつかのデジタル誤差補正アルゴリズム間の共通構造を見出した。(3) 矩形波を入力とし比較的簡単はデジタル回路による歪キャンセルとアナログフィルタにより低歪正弦波を出力する方式を矩形波のフーリエ変換をベースに導出し、実験検証まで行った。(4) 抵抗ネットワークの解析、抵抗と容量からなる弛緩DA変換器の新構成の導出およびこれらのシミュレーション検証を行った。(5) 過年度の結果も交えてこれまでの研究成果のまとめの論文を発表した。
現在進行中の研究は以下の通り。これらを他機関とも連携しながら研究を行い、得られた成果を外部発表していく。(1) 抵抗ネットワークに基づく新方式の非同期逐次比較近似AD変換器のシミュレーション検証。(2)RCネットワークに基づく弛緩DA変換器のスイッチドキャパシタ回路での実現する方式のシミュレーション検証。(3) AD変換器のデジタル誤差補正アルゴリズムに加えてデジタル自己校正アルゴリズムの体系化・一般化の検討。
R3年度、R4年度はコロナ禍のため予定していた学会発表が現地では行えなかったので旅費がからず、また実験検証が行える状況でなくその費用等がかからず、R5年度、R6年度に持ち越された。R5年度に新たな研究成果を得たのでR6年度は予算を主にその成果発表のための論文投稿費、学会参加費・旅費に使用する予定である。
すべて 2024 2023
すべて 雑誌論文 (4件) (うち査読あり 4件、 オープンアクセス 4件) 学会発表 (11件) (うち国際学会 6件、 招待講演 5件)
IEICE Trans. Fundamentals
巻: E106-A ページ: 681-699
10.1587/elex.20.20220536
IEICE Electronics Express
巻: 20 ページ: 470-475
10.1587/elex.19.20220470
巻: 20 ページ: 536-542
Journal of Mechanical and Electrical Intelligent System
巻: 6 ページ: 13-30
