|
最終年度となる令和5年度は、非同期式回路による省エネルギーなエッジAIデバイスの実現のために、2つの研究を行った。1つは、プロセッサと非同期式Binarized Neural Network (BNN)回路の通信であり、もう1つは、ランダムフォレスト(RF)による近似BNN回路の設計である。前者に関しては、令和4年度に提案したインターフェース回路に対して2つの拡張を行った。1つは、バースト転送の実現であり、もう1つは、標準的なバスアーキテクチャ（ここではAXIバスアーキテクチャ）への準拠である。これらの拡張にて、通信にかかる時間の短縮や、AXIを使用するシステムにおける非同期式回路の使用が可能となる。共に、Field Programmable Gate Array (FPGA)を対象に回路合成を行い、回路面積、実行時間、動的消費電力、および消費エネルギーの評価を行った。後者は、BNN回路の最適化である。省エネルギーなエッジAIデバイスを実現するにあたり、できる限りBNN回路の電力を抑える必要がある。そのため、RFにてBNNモデルを軽量化し、FPGAを対象に回路合成を行い、回路面積、実行時間、動的消費エネルギーを評価した。
期間全体の成果として、非同期式RISC-Vプロセッサ、非同期式BNN回路、インターフェース回路の設計と評価が挙げられる。また、同期式回路と比較することで、消費エネルギーにおける非同期式回路の優位性を確認した。
|
