|
本研究では，大規模疎行列処理を高速かつ高効率に行うためのインストレージアクセラレータアーキテクチャを含む包括的な疎行列処理アーキテクチャの開発を目指している．その第一ステップとして，疎行列と疎行列の積という基本演算に焦点を当て，高速かつ高効率なアーキテクチャの研究を進め，FPGA（Field-Programmable Gate Array）によるハードウェアプロトタイプの実装および評価を行った．主な成果として，VLSI（Very-Large-Scale Integration）とシステム分野の国際会議ASP-DAC 2024での論文発表，3件の招待講演，および2件の受賞が挙げられる．
|
