| 研究課題/領域番号 |
21K17721
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
廖 望 東京大学, 大学院工学系研究科(工学部), 特任研究員 (70846683)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2024-03-31
|
| キーワード | FPGA / ソフトエラー / 宇宙応用 / 信頼性設計 / 回路設計 |
|---|
| 研究実績の概要 |
本研究の目的は、回路の時間および空間的な冗長化設計と構成情報訂正を組み合わせた構成情報保護技術を提案することで、回路構成情報メモリ（SRAM）で放射線によって生じるソフトエラーの影響を軽減し、宇宙環境での最先端商用FPGAの応用を加速することである。本研究の目的を達成するため、令和3年度は時間冗長性および構成情報訂正速度と回路故障の関係の解明に取り組んだ。
時間冗長性の少ない回路に関して、高強度中性子ビームを用いて構成情報訂正機構付きのセキュアハッシュアルゴリズム（SHA）の計算回路を評価した結果、訂正機構無しの回路と比較してほぼ変わらない故障率が得られた。これは、回路の時間冗長よりエラー検出の所要時間が長かったことが原因だと分析した。この実験から回路故障率を軽減するには時間冗長性を考慮することが重要であることが明らかとなった。
また、時間冗長性の多い回路として、自動運転用の車線追跡の画像処理回路の評価も行った。冗長性のある回路の実験的観測は長い時間を要するため、評価手法としてシミュレーションによるエラー注入を選択した。評価の結果として、構成情報訂正機構付きの回路で訂正無しの参考対象と比較して低い故障率を得た。このシミュレーション結果は冗長性のある画像処理回路の信頼性評価の一部として、IEEE Trans. on Nuclear Scienceに掲載された。
さらに高精度な故障関係の評価として、ある一定の情報訂正速度に対して、回路冗長性と故障率の予測モデルの提案も検討した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
FPGAの回路冗長性に対する放射線の照射実験およびシミュレーションによる評価を計画通りに提案し実施したことで、段階的目的が達成したため、課題は概ねに予定通りに進められている。
|
| 今後の研究の推進方策 |
現段階で開発したFPGAの実機評価手法を用いて予測モデルの有効性を検証する。また、回路の冗長性を増やす設計方法について検討する。
|
| 次年度使用額が生じた理由 |
次年度使用額が生じた理由は二つがある：（１）半導体不足で一部のFPGAボードの購入に遅延が生じた、（２）予定だった照射実験が費用は発生しなかった。
未使用額はFPGAボードの購入に充てる。
|
