|
最終年度（令和4年度）では、アクティベーションを適用したAuナノギャップシナプス素子による脳型演算にかかる研究を行った。まず、ニューラルネットワークにおいて必要不可欠である積和演算のハードウェアによるアナログ演算を検討した。Auナノギャップによるニューラルネットワークのハードウェア実装における初期的・基礎的な検討として2×2ナノギャップアレイを作製した。4ノードのシナプスが特定の重みとなるよう学習を行い、Auナノギャップシナプス素子のハードウェア集積化の指針を得た。学習後のナノギャップアレイに対して同時通電を行い、出力電流によりナノギャップのコンダクタンスを通してアナログ積和演算が実行可能であることを明らかにした。
次に、Auナノギャップのシナプス可塑性であるShort-Term Plasticity（STP）を利用したリザバーコンピューティングの実装を行い、Auナノギャップのリザバーダイナミクス評価やAuナノギャップアレイを用いた画像認識タスクを検討した。AuナノギャップでのSTP特性をシナプス可塑性として表現できれば、このダイナミクスを用いたAuナノギャップ系物理リザバーを実現することが可能となる。Auナノギャップのダイナミクスを評価するために、Short-Term MemoryタスクとParity Checkタスクを検討した。今回のシステムでは、リザバーからの出力をサンプリングすることで仮想ノードを用意し、Auナノギャップの電流波形を出力としてリザバーの特徴量を取り出し、Readout部の線形モデルへと入力した。10×10ピクセルの数字パターンを分割し、Auナノギャップへ入力することで、未知のパターンに対する認識動作が可能であることを明らかにした。これらより、Auナノギャップを基礎とした新しい脳型コンピューティングの可能性を明らかにすることができた。
|
