|
半導体高集積化のキーテクノロジーとされる、三次元実装/チップレットの垂直方向配線においてボトムアップ型の技術を使用し、表面形成を行う技術を開発した。本研究の目的はリソグラフィ、エッチング、研磨、圧着といった従来の半導体製造技術の延長にない新規なボトムアップ堆積手法と表面活性化接合を用いて、三次元実装のハイブリッド接合を実証、またその選択堆積や接合のメカニズムを明らかにし、挟ピッチダイ接合の実用化を加速させることにある。従来の機械加工を主軸とした表面形成手法や接合手法では1um以下の狭ピッチハイブリッド接合に対応できない。そこで表面形成手法にボトムアップ手法である原子層堆積法、無電解めっき法、自己組織化単分子膜などのボトムアップ型ナノ機能表面形成手法を用いて表面修飾を施し、接合に先んじてギャップを埋め、表面活性化直接接合を施すことによりさらなる狭ピッチ、低温でのハイブリッド接合を目標として研究を進めた。
ハイブリッド接合に向けた最適なCMP条件の発見や、そのメカニズムの解明など学術的な発見に加えて、歩留まり向上のためのプロセス最適化等の新規な手法の開発までを行った。
これらの知見はすぐにでも量産へ適応可能なものであり、社会実装に向けて発展的な研究を推し進めていく予定である。またいくつかの国内、国際会議での成果公表を行っており、発表者が賞を受賞したものもある。今後はさらなる狭ピッチプロセスに対応可能な表面形成手法について解析と実験を進めていく。
|
