| 研究課題/領域番号 |
22226009
|
|---|
| 研究機関 | 横浜国立大学 |
|---|
研究代表者 |
吉川 信行 横浜国立大学, 工学研究院, 教授 (70202398)
|
|---|
| 研究分担者 |
藤巻 朗 名古屋大学, 工学(系)研究科(研究院), 教授 (20183931)
日高 睦夫 公益財団法人国際超電導産業技術研究センター, 超電導工学研究所, 室長 (20500672)
前澤 正明 独立行政法人産業技術総合研究所, ナノエレクトロニクス研究部門, 主任研究員 (40357976)
鈴木 秀雄 公益財団法人国際超電導産業技術研究センター, 超電導工学研究所, 主管研究員 (40607230)
|
|---|
| 研究期間 (年度) |
2010-05-31 – 2015-03-31
|
| キーワード | 超伝導材料・素子 / 先端機能デバイス / 低消費電力 / 超高速情報処理 / デバイス設計・製造プロセス / 超伝導回路 / ジョセフソン素子 / 集積回路 |
|---|
| 研究概要 |
本年度は、SFQ回路の低消費電力化のための各種基本要素技術を確立し、低消費マイクロプロセッサを作成するための基盤技術となるセルライブラリ構築のための知見を得た。
横浜国立大学では、昨年度に引き続き断熱モードSFQ回路の動作速度、誤り確率ならびに消費電力などの基本性能を数値シミュレーションにより評価し、回路パラメータとこれら基本性能との関係を明らかにした。また、熱雑音を考慮した回路シミュレーションに基づいて、断熱モードSFQ回路の消費電力に下限値がないことを明らかにした。更に、超伝導共振法を用いて断熱モードSFQ回路の消費電力を実測により評価し、理論と実験が一致することを示した。一方で、断熱モードSFQ回路の基本ゲートならびに演算回路を設計試作し、それらの動作を実験的に検証した。これらを基に次年度以降の断熱モードSFQ回路用セルライブラリの構築に向けた研究指針を得た。
名古屋大では、 (i)インダクティブロード技術の導入、(ii)ゲート間受動線路（PTL）配線技術の積極導入、(iii)微細化によるジョセフソン接合の臨界電流の低減の3つの方法によりSFQ回路の低電力化を推進した。最終目標となるマイクロプロセッサの実証に向け、各論理ゲートのセルライブラリ化、またそれを用いた算術演算回路（ALU）の設計・評価を行った。消費電力を1/10としたALUにおいて目標とする30GHzまで比較的大きな動作マージンが得られた。
産総研では、露光条件、反応性イオンエッチング条件の最適化を行い、面積の異なるJJでの露光、エッチング工程におけるJJ直径の縮小値を求めた。これにより、JJ面積を従来比28%の0.28 μm^2まで縮小できることがわかった。また、サブミクロンJJにおいてもリーク電流の増大など顕著な特性劣化は見られなかった。1000個シリーズμm^2 JJで測定したIcの標準偏差は、1σ=3.4%であった。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
断熱モードSFQ回路において、現在までの研究において得られた知見は、以下の通りである。すなわち、(i) 断熱モード動作により超伝導SFQ回路の消費エネルギーを動作周波数に比例して低減することができる。(ii) 断熱モード回路の消費エネルギーは１ビットあたりk_BT程度まで低減できる。(iii) 実測による断熱モードSFQ回路の消費エネルギーは、理論通りの値である。(iv) 断熱モードSFQ回路の基本ゲートや小規模演算回路は十分に大きな動作余裕度を持つ。(iv) プロセスの微細化技術の研究開発により、現在の臨界電流値を約30%に低減できる、ことを示した。以上の研究成果は、従来のSFQ回路の消費エネルギーを1/100～1/1000に低減できることを示しており、半導体回路に対しても5桁から6桁のエネルギー低減効果をもたらす。よって、当初の研究目標を十分に達成できたといえる。また、本技術を用いてサブμWマイクロプロセッサの実現は十分に可能である。
|
| 今後の研究の推進方策 |
断熱モードSFQ回路の研究においては、当初計画でH23までに各種断熱モードSFQゲートの動作性能を明らかにし、断熱モードSFQ基本ゲートの動作検証を行い、最終年度までに断熱モードSFQ演算器の動作を実証し、サブμWマイクロプロセッサ実現のための基盤技術を確立することを目標としている。これまでの研究で、既に断熱モードSFQ基本ゲートの動作実証を行っており、今後は、断熱モードSFQ回路を用いて1b全加算器の動作実証を目指す予定である。
インダクティブロードを用いたSFQ回路の研究においては、H25年度にマイクロプロセッサの設計、ならびに各コンポーネント間などのタイミング評価を行う予定である。
サブμm接合プロセスの研究においては、コンタクトホールを用いる方法とCMPを用いて加工する方法の二つの方法で作製した微細JJの制御性、均一性、再現性をチップ内およびウエハ全面にわたって測定し、作製条件の最適化を行う。
|
