研究概要 |
本研究では、回路に致命的なダメージを与えるハードエラー、そして一過性のエラーであるソフトエラーに対する耐性対策を図った高信頼化システムの構成方式を提案・試作するとともに、その開発環境を構築し、高信頼化を支援する次世代リコンフィギャラブルロジック向け機構を提示することを目的としている。H22年度は以下の項目について研究を行った (1).部分再構成FPGAを用いた高信頼化システムに関する研究 ソフトコアプロセッサシステムの高信頼化に向け,ペリフェラル部分を対象としてフレーム単位の部分再構成とTMRを組合せたコンテキスト同期手法を提案した.対象とするペリフェラル部はタイマ,割込みコントローラで構成される.各々のブロックを構成するレジスタを3種類に分類し,それぞれにあわせたTMR回路を構成することで,コンフィグレーションメモリに対するソフトエラー隠蔽および復旧を行った.この結果,プロセッサ部のみをTMR化した場合と比較して,システム全体のFIT値を約43.4%改善できることを確認した (2).符号訂正回路およびスクラビングによるエラー訂正・修復手法に関する研究構成メモリを対象としてソフトエラーの影響を排除する手法を検討した.ソフトエラー対策として隠蔽,検出,自動復旧の並立が重要となるが,従来の誤り訂正技術のハザード問題をはじめとして,既存の手法を個々に組合せただけでは不十分であった,本年度は符号訂正回路とスクラビング機能を組合せたエラー訂正・修復手法の検討を行い,三重冗長化した場合と比較して2/3程度の構成メモリ数で同程度のFIT値を達成することを確認した
|